65 nm-es folyamat - 65 nm process

Félvezető
eszköz
gyártása
4-fach-NAND-C10.JPG
MOSFET méretezés
( folyamatcsomópontok )
Jövő

A 65  nm-es folyamat fejlett litográfiai csomópont, amelyet a volumenű CMOS ( MOSFET ) félvezetőgyártásban használnak . A kinyomtatott vonalszélesség (azaz a tranzisztor kapu hossza) elérheti a 25 nm-t is egy nominálisan 65 nm-es folyamatnál, míg a két vonal közötti hangmagasság nagyobb lehet, mint 130 nm. Az összehasonlítás , celluláris riboszómák körülbelül 20 nm end-to-end. A kristály ömlesztett szilícium egy rácsállandó a 0,543 nm, így az ilyen tranzisztorok a sorrendben a 100 atomok között. A Toshiba és a Sony 2002-ben jelentette be a 65 nm-es folyamatot, még mielőtt a Fujitsu és a Toshiba megkezdte volna a gyártást 2004-ben, majd a TSMC 2005-ben megkezdte a gyártást. 2007 szeptemberére az Intel , az AMD , az IBM , az UMC és a Chartered is 65 nm-es chipeket gyártott.

Míg a jellemzők mérete 65 nm vagy annál kisebb lehet, a litográfiához használt fény hullámhossza 193 nm és 248 nm. A hullámhossz alatti jellemzők előállításához speciális képalkotó technológiákra van szükség, például optikai közelség-korrekcióra és fáziseltolásos maszkokra . Ezeknek a technikáknak a költsége jelentősen megnöveli a félhullámú félvezető termékek gyártásának költségeit, miközben a költségek minden előrehaladó technológiai csomópontnál exponenciálisan nőnek. Ezenkívül ezeket a költségeket megtöbbszörözi a maszkrétegek növekvő száma, amelyeket a minimális dőlésszöggel kell kinyomtatni, és a technológia élvonalában ennyi réteg nyomtatásából származó hozamcsökkenés. Az új integrált áramkörök esetében ez figyelembe veszi a prototípus készítés és a gyártás költségeit.

A kapu vastagsága, egy másik fontos dimenzió, mindössze 1,2 nm-re csökken (Intel). Csak néhány atom szigeteli a tranzisztor "kapcsoló" részét, aminek következtében a töltés átáramlik rajta. Ezt a nem kívánt hatást, a szivárgást , a kvantumalagút okozza . A magas κ-értékű kapu dielektrikumok új kémiáját össze kell kapcsolni a meglévő technikákkal, ideértve az aljzat torzítását és a többszörös küszöbfeszültségeket, hogy megakadályozzuk a szivárgást, amely túlzottan fogyasztja az áramot.

Az Intel IEDM papírjai 2002-ben, 2004-ben és 2005-ben szemléltetik azt az iparági tendenciát, miszerint a tranzisztor méretei már nem skálázhatók a többi jellemzővel együtt (a kapu szélessége csak 220 nm-ről 210 nm-re változott, 90 nm-ről 65 nm-re váltva ). Az összekapcsolódások (fém és poli szurok) azonban továbbra is zsugorodnak, csökkentve ezzel a chip területét és a chip költségét, valamint lerövidítve a tranzisztorok közötti távolságot, ami nagyobb teljesítményű eszközökhöz vezet, amelyek a korábbi csomópontokhoz képest nagyobb összetettséggel bírnak.

Példa: Fujitsu 65 nm-es eljárás

  • Kapu hossza: 30 nm (nagy teljesítményű) - 50 nm (alacsony fogyasztású)
  • Magfeszültség: 1,0 V
  • 11 Cu kösse össze a rétegeket nano-klaszterező szilícium-dioxiddal ultralow κ dielektrikumként (κ = 2,25)
  • 1. fémmagasság: 180 nm
  • Nikkel-szilicid forrás / lefolyó
  • Kapu-oxid vastagsága: 1,9 nm (n), 2,1 nm (p)

A folyamatnak valójában két változata létezik: a CS200, amely a nagy teljesítményre összpontosít, és a CS200A, amely az alacsony fogyasztásra összpontosít.

65 nm-es gyártási technológiát alkalmazó processzorok

Hivatkozások

Források

90 nm előzi meg
 MOSFET gyártási folyamatok Sikerült
45 nm-nél